日本の宇宙航空研究開発機構とフランス国立宇宙研究センターは、衛星に使われる主要な半導体部品の共同開発で合意した。 ２８日に英国で調印する。開発には日仏の半導体メーカー数社も加わり、２年後の製品化を目指す。宇宙機構が、海外の宇宙機関と衛星部品を共同開発するのは初めて。 この半導体部品は、ＦＰＧＡと呼ばれる大規模集積回路（ＬＳＩ）の一種。衛星には不可欠の部品で、陸域観測衛星「だいち」には１００個以上を搭載している。最新タイプで価格が１個２００万円前後。宇宙の用途としては年間１５０億円規模の市場だが、米国の半導体メーカーが実質的に独占している。 宇宙の放射線に耐えられる高性能のため、米国の輸出規制法の対象品目になっている。日本からすれば、調達に時間がかかる上、故障しても技術情報が開示されないなど難点があった。 このため自前での調達をめざす日仏の思惑が一致。部品製造の信頼性を求める仏側は日本の高い

コンピュータグラフィックスとインタラクティブテクニックス、バーチャルリアリティなどをテーマにした国際学会「SIGGRAPH2008」がロサンゼルスにて北米現地時間8月11日より開幕した。 今年のSIGGRAPHのテーマは「EVOLVE」(進化)となっており、SIGGRAPH自体のプログラム構造も例年とは異なるものになっている。 SIGGRAPH 2008が開催。会場はE3などの会場としてもお馴染みのロサンゼルス・コンベンションセンター 今年の基調講演は、Pixarなどの創設者、RENDERMANのアーキテクトとして知られる現Disney/Pixarの社長であるED CATMULL氏。DisneyとPixarの関係を悪化させたTOY STORY2制作にまつわる裏話が語られた。ちなみにCATMULL氏は、Zバッファ、ポリゴンのテッセレーション技法などの考案者としても有名だ まず、毎年、プロ、ア

■後藤弘茂のWeekly海外ニュース■ ついにベールを脱いだIntelのCPU&GPUハイブリッド「Larrabee」 ●DirectX 10世代GPUよりCPUに近い構造 Intelがスループットプロセッサ「Larrabee (ララビー)」の概要を公開した。一言で言えば、Larrabeeは、GPUとCPUのハイブリッドだ。NVIDIAの「G80(GeForce 8800」以降や、AMD(旧ATI)の「Radeon HD 2900(R600)」以降の、最新のDirectX 10世代プログラマブルGPUと較べても、Larrabeeの方がよりプログラム性が高い。グラフィックス専用の固定機能ユニットも備えるが、NVIDIAやAMDと較べるとずっと比率が小さく、フルプログラマブルに近いプロセッサとなっている。DirectX 10世代GPUより、さらに汎用コンピューティングへと大きく振ったのがLar

イリノイ大学の研究者らが、印刷によって折り曲げ可能なプラスチックシート上に集積回路を構築することに成功した。この集積回路はカーボンナノチューブのネットワークで構成され、トランジスター100個の規模を持つそうだ。 イリノイ大学のニュースでその写真を見ることができるが、この技術を使えばシート状の電子ペーパーの実現もすぐそこにきている感じがする。カーボンナノチューブの電子移動度は液晶ディスプレイに使われているポリシリコンの3000倍以上ということで、ドライバ回路の搭載は問題なさそうだ。

マイクロソフトの研究者らにより、従来の液晶ディスプレイやプラズマディスプレイとはまったく異なる、新方式のディスプレイ技術が発表されました（IEEE Spectrumの記事、Nature Photonicsに掲載された論文、/.本家）。 この技術は、ディスプレイの1素子ごとに望遠鏡のような構造をした微細な光学ミラーを用意し、電荷をかけてミラーの状態を変化させることで、バックライト光の遮断/通過をコントロールするというもの。フィルターにより通過する光をコントロールするのではないため、液晶ディスプレイよりもバックライトの光をより効率よく利用できるのが特徴です。 具体的にはバックライトに向いた主ミラー（微細な穴が開けられている）と、主ミラーから175マイクロメートル離れた場所に、主ミラーと向かい合うように設置された副ミラーを使用し、電荷のオン/オフによりミラーの形状を変化させることで光の反射経路を

大東京を手中に収めるのは誰だ？！（電気的な意味で） 電気で変なことしてる集いドークボットTΩKYΩが今度は「コンテスト」を公募！！ 「誰でも５分間のプレゼン／ライブが出来る。」から 「誰でもコンテストを開催出来る。」へのアップグレード？！ 大東京の夜景をバックに勝ったり負けたりしませんか？！

7月28日　発表 日立グローバルストレージテクノロジーズ(日立GST)は28日、記者発表会を都内で開き、610Gbit/平方インチの記録密度を実現するHDD記録技術を開発したと発表した。 冒頭で日立製作所 中央研究所 ストレージデバイス研究部主任研究員の中本一広氏は、HDD記録密度の推移を紹介。'56年のIBMによる最初のHDDが登場して以来、年々新技術の登場により、記録密度が50年で1億倍に膨れ上がったという。 そして面内磁気記録方式を用いたHDDは、'91年のMRヘッドとPRML信号処理という2つの新技術により、記録密度が100Mbit/平方インチに高まった。一方、垂直磁気記録方式においては、今回新たに開発したWAS(Warp Around Shield)ヘッドとGraded媒体の技術によって、記録密度のブレイクスルーが生まれるとした。 メディアの記録密度を向上させる方法として、ビット

米Intelは7月23日(現地時間)、かねてから「Tolapai」という名前で知られていたNetwork向けSoC(System on a Chip)について、公式に「Intel EP80579」という名称で発表を行った(Photo01)。 Photo01:これはIDF Shanghai 2008のプレゼンテーションより。Intel Quick Assist Technologyの代表例として示されたもの。 今回発表された製品は2種類8品目となる。「EP80579」と「EP80579 with Intel QuickAssist Technology」で、それぞれについて600MHz/1066MHz/1.2GHzの動作周波数の製品が用意される。また一部モデルには民生用(0℃〜70℃)と、産業用(-40℃〜85℃)の2種類の動作保障温度のものがあり、トータルで2品目という具合だ。 製品

米Intelは24日(現地時間)、同社初となるx86アーキテクチャのSoC(System-on-a-Chip)プロセッサ「EP80579 Integrated Processor」を発表した。 Pentium Mベースのx86プロセッサと、統合型メモリー・コントローラー・ハブ、通信/組み込み向けI/Oコントローラーによって構成される、同社初の1チップSoC製品。IAアーキテクチャをベースに構築されている。 いずれも、市場にある既存の製品と比較して優れた性能と省電力性を提供し、複数の機能を統合できるという。また、家電やMID、組み込み機器向けにカスタマイズできるとしている。 セキュリティやパケット処理アクセラレータ機能の利用や実装を容易にするという、QuickAssistテクノロジー搭載モデルと、非搭載モデルの2種類が用意されるほか、それぞれクロック周波数や消費電力の違いで4モデルが用意され

「ナノインプリント」は、ハンコを押すように、テンプレートを基板に押し当てることでナノオーダの微細加工を実現する技術だ。近年、この技術をLSIやメモリなどの半導体製造に応用し、回路線幅の微細化と低コスト化を同時に実現しようとする試みが進められている。 現在量産されている半導体製品の回路線幅は、最も細いもので40から45nm。次世代プロセスとなる30nm台のパターン形成は、従来の半導体露光装置を使い、回路パターンを2回に分けて転写する「ダブルパターニング方式」を取り入れることにより実現できる見込みだ。しかし、さらに微細な20nm以下の回路線幅の描画には、従来の露光方式に原理的な限界があるとされ、次世代回路形成技術の確立が急がれている。また、半導体製品の微細化への技術要求が高まる一方、メモリ製品に代表される半導体製品の価格は下落の一途をたどっており、製造装置価格や製造原価の低減も大きな課題となっ